DDR5: cuatro chips de memoria por banco, el quinto para pruebas ECC en la matriz
Marcando un hito en la memoria de la computadora, JEDEC ha publicado la especificación final para el próximo estándar importante para DDR5 SDRAM. La última versión del estándar DDR4 ha sido la base para el desarrollo de PC y servidores desde finales de la década de 2000. DDR5 expande las capacidades de memoria una vez más, duplicando tanto la velocidad máxima como la capacidad de memoria. Se espera que el nuevo estándar se planifique en 2021, con la implementación comenzando a nivel del servidor y luego llegando a las PC cliente y otros dispositivos.
El lanzamiento de DDR5 originalmente planeado para 2018. El lanzamiento de hoy de las especificaciones de DDR5 está ligeramente por detrás del cronograma original de JEDEC, pero eso no le resta importancia. Al igual que con todas las iteraciones DDR anteriores, el enfoque para DDR5 se centra nuevamente en mejorar la densidad de memoria y la velocidad. JEDEC tiene como objetivo duplicar ambos, estableciendo una velocidad máxima de memoria de al menos 6,4 Gbps, mientras que un LRDIMM completo empaquetado puede alcanzar los 2 TB.
| Generación JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| Max. densidad de un núcleo | 64 Gbps | 16 Gbps | 4 Gbps | 32 Gbps | ||
| Max. Tamaño UDIMM | 128 GB | 32 GB | 8 GB | n / A | ||
| Max. Velocidad de transmisión | 6,4 Gbps | 3,2 Gbps | 1,6 Gbps | 6,4 Gbps | ||
| Canales | 2 | 1 | 1 | 1 | ||
| Ancho (no ECC) | 64 bits (2x32) | 64 bits | 64 bits | 16 bits | ||
| Bancos
(por grupo) |
4 | 4 | 8 | dieciséis | ||
| Grupos bancarios | 8/4 | 4/2 | 1 | 4 | ||
| Longitud del paquete | BL16 | BL8 | BL8 | BL16 | ||
| Voltaje (Vdd) | 1,1 V | 1,2 V | 1,5 V | 1,05 V | ||
| Vddq | 1,1 V | 1,2 V | 1,5 V | 0,5 V | ||
Diseñado para varios años (o décadas), DDR5 permitirá el uso de chips de memoria individuales de hasta 64 Gbps, que es 4 veces la densidad máxima de 16 Gb DDR4. Combinado con el apilamiento que permite apilar hasta 8 núcleos (matrices) en un solo chip, un LRDIMM de 40 celdas puede lograr una capacidad de memoria efectiva de 2 TB o 128 GB para DIMM de diseño convencional.
Pero la cantidad de memoria aumentará gradualmente, pero la velocidad aumentará instantáneamente. DDR5 se lanzará a 4.8Gbps, que es aproximadamente un 50% más rápido que la velocidad máxima oficial de 3.2Gbps DDR4. Y en los años siguientes, la versión actual de la especificación permite velocidades de datos de hasta 6,4 Gbps. A medida que avanza la tecnología, SK Hynix puede alcanzar su objetivo DDR5-8400 en esta década.
En el corazón de estos objetivos de velocidad se encuentran los cambios tanto en el DIMM como en el bus de memoria para alimentar y transportar una gran cantidad de datos por reloj. Dado que la frecuencia del reloj está atascada en varios cientos de megahercios y aún no es posible aumentarla, es necesario aumentar el paralelismo (lo mismo ocurre en la CPU, donde se agregan más núcleos al chip).
Al igual que con otros estándares como LPDDR4 y GDDR6, un DIMM se divide en dos canales. En lugar de un canal de datos de 64 bits por DIMM, DDR5 ofrece dos canales de datos independientes de 32 bits (o de 40 bits con verificación ECC). Mientras tanto, la longitud del paquete para cada canal se duplica de 8 bytes (BL8) a 16 bytes (BL16), por lo que cada canal entregará 64 bytes por operación. Por lo tanto, un DIMM DDR5 a la misma velocidad de núcleo realizará dos operaciones de 64 bytes en el tiempo que le toma a un DIMM DDR4 ejecutar una, duplicando el ancho de banda efectivo.
Además de cambiar los bancos de memoria, JEDEC introdujo un bus ligeramente modificado, aunque funciona con tolerancias más estrictas.
Una fuerza impulsora clave aquí es la introducción de la ecualización de retroalimentación de decisiones (DFE). En un nivel muy alto, DFE es un medio de reducir el ruido entre símbolos mediante el uso de la retroalimentación del receptor del bus de memoria para proporcionar una mejor alineación. Una mejor alineación, a su vez, permite una señal más limpia para que el autobús aumente la velocidad de transmisión.
Además de cambiar la densidad del núcleo y la velocidad de la memoria, DDR5 también mejora los voltajes operativos. De acuerdo con las especificaciones, DDR5 funcionará a un Vdd de 1.1V, en comparación con 1.2V para DDR4. Al igual que con las actualizaciones anteriores, esto debería mejorar ligeramente la eficiencia energética de la memoria. Además, los módulos ahora tienen reguladores de voltaje integrados.
En la memoria DIMM DDR5 todavía hay 288 pines (pines), pero la distribución de pines es diferente.
Esto recuerda la transición de DDR2 a DDR3, donde el número de pines también se mantuvo igual: 240 pines.
Pero, por supuesto, DDR5 no se puede utilizar en enchufes antiguos, incluso si está insertado allí.
JEDEC establece un estándar que sus miembros pueden utilizar. Los principales fabricantes de memorias que han estado involucrados en el proceso de desarrollo de DDR5 desde el principio ya han desarrollado prototipos DIMM y ahora están considerando lanzar los primeros productos comerciales al mercado. Por ejemplo, SK Hynix lanzó un prototipo DDR5 en noviembre de 2019.
Se espera que los primeros módulos y placas base DDR5 se envíen entre 12 y 18 meses después de que se finalice el estándar.
