Historias de miedo antes de dormir sobre el bus PCI

La euforia generalizada por la aparición de nuevos procesadores en el mercado no les da tiempo suficiente para mirar lo que tienen “bajo el capó”. Los mismos lados que suelen admirar los clickers y pulsadores no reflejan en absoluto el estado real de las cosas en el frente de hierro.



Y las nubes, mientras tanto, se iban acumulando. Sí, los procesadores son más rápidos. Sí, de hecho, hay más núcleos allí. Y el último es solo un serio problema arquitectónico. Al menos para el líder emergente de la carrera.



¿Quién recuerda ahora un arcaísmo como "Arquitectura"? No mucha gente que. La palabra en la industria de la máquina herramienta se ha vuelto casi abusiva en TI. Pero una vez, en los viejos tiempos, el libro "Arquitectura del sistema PCI" y otros, lea los agujeros en la pantalla. ¿Y qué hay de terrible allí, en este fragmento del pasado, garabateado sobre PCI , que puede llevarnos a una profunda reflexión, llena de tristeza universal?



Una cifra terrible: 256. Aunque, a primera vista, y no muy terrible. Sí, esa es exactamente la cantidad, y hay un límite máximo para la presencia de dispositivos PCI independientes en el bus PCI. La figura parece realmente altísima.



¿Quién, en su sano juicio y memoria sólida, pensaría en tener más de 5-10 reales en la computadora, es decir, ¿Dispositivos "físicos"? Partiendo de estas premisas "lógicas", el líder reciente de la carrera de procesadores introdujo configuraciones de limitación en su chipset, lo que hizo posible limitar a la fuerza el número mágico a 128, 64, y no creerá 32 (!) Buses PCI. Y no fue solo un capricho, porque brindó una gran oportunidad para guardar la porción del sistema (primer 4Gb) de memoria, que todavía está dotada de " propiedades mágicas"En relación al sistema operativo. De hecho, el asunto es que el dispositivo físico ha sido, hasta hace poco, poco.

Pero el tiempo no se detiene, y aquí tengo otro 64 milagro nuclear de tecnología hostil , Roma de AMD.



Y qué ¿Quiere, no REQUIERE, para su funcionamiento mínimo? Solo un poco ... muerde sus 64 núcleos ... espacio en 80 buses PCI. Bravo. Pero, después de todo, ¿todavía tenemos 2/3 del espacio? entonces y



allí.La primera vez en el bus PCI nebezdonnost noté que configuraba el extensor PCI, por lo que resultó que se colgó, para un montón de puente P2P Pericom, 119 dispositivos PCI requirieron la misma cantidad de buses PCI individuales. Y esto está solo detrás de un único expansor PCI x8. Y había 8 puertos x8 de este tipo. Aquí, como por casualidad, surge la " magia" de los primeros 4 Gb de memoria del sistema, cuando la mayor parte de esos 119 dispositivos PCI requiere "modestos" 32-64 MB para su inicialización durante la detección del BIOS. para todo el mundo.



Es bueno que Intel no consuma espacio PCI con tanta fuerza. Si es necesario, pero aún era posible colgar el segundo manojo.



Pero con Romay la única "expansión" de este tipo nos priva de la esperanza de al menos algún futuro de un "grupo" tan importante en este sistema AMD. No, por supuesto, se le puede ofrecer al cliente cambiar a una arquitectura de supercomputadora, una que se hará por encargo y resultará en 10 veces más cara. Pero la configuración anterior, como ya habrás notado, no es para todos nosotros. Y también se desarrolla individualmente para los deseos del cliente. Pero el borde arquitectónico de la lista de deseos ya está notablemente cerca. No quiero construir una supercomputadora en cada torre de comunicaciones móviles, únicamente por la "limitación" de treinta años del bus PCI. Lo más interesante es que la transición a ARM no es en absoluto una opción, ya que vemos el mismo PCI y las mismas restricciones de 30 años.



Por desgracia, la situación repite en detalle la tendencia con la memoria, ¿no es suficiente? Shove-sui más! ¿Hay espacio PCI? Que para compadecerse de él, no perderá. Por desgracia, ya disminuirá. Ya, no es que en cuatro o dos, no puedas cortarlo, en lo que Intel ha incursionado. Ya y en su totalidad, para jugadores serios, al borde. Y el uso de puentes P2P transparentes , lamentablemente, solo un paliativo, en esta situación.



Todo lo que queda es guardar cada byte de la dirección del bus. O sueñe que los grandes jugadores estarán listos para crear direcciones IP6 SuperPCIExpress.



UPD

Estimado ikle , compartió información valiosa sobre el tema planteado en su comentario



Duck PCI ya tiene todo para esto: la letra S en SBDF, hasta 16 bits, la cuarta dimensión. Además, PCI-E ya le permite usar diferentes segmentos: si el sistema operativo no es denso y sabe cómo entender la tabla ACPI MCFG , entonces no hay ningún problema en este momento.



El problema descrito en el artículo es un problema de implementación de la plataforma: nadie se molesta en arrancar varios segmentos en la plataforma ahora mismo, corregir la BIOS para que la envíe a ACPI MCFG, donde buscar la dirección base de cada segmento y todo




y de mí mismo agregaré que hay un comando pci en UefiShell con el parámetro -s Seg que solo muestra el segmento PCI deseado. La única tristeza es que los nuevos segmentos crecen exclusivamente (como lo entiendo hasta ahora) a partir de elementos físicos adicionales. procesadores. Y pocas personas se encuentran con esto. Multinúcleo "no es del todo correcto". O, alternativamente, el puente P2P debería admitir esta opción, que no es lo suficientemente popular entre las masas.



UPD2 Muchas gracias a

todos los que señalaron errores en el texto. Lo corrigí tan pronto como pude.



All Articles